English Translation of JP61-48893

- (19) Japanese Patent Office (JP)
- (12) Patent Laid-Open Official Gazette (A)
- 5 (11) Publication Number : Sho 61-48893
 - (43) Date of Publication of Application: March 10, 1986
 - (51) Int.Cl.⁴

G 09 G 3/36

G 02 F 1/133

10 G 09 F 9/30

H 01 L 27/12

29/78

RECEIVED

OCT 2 6 2004

OFFICE OF PETITIONS

Request for Examination: not made

Number of Invention: 1 (5 pages in total)

- 15 (54) Title of the Invention: DRIVER BUILT-IN ACTIVE MATRIX PANEL
 - (21) Application Number: Sho 59-170917
 - (22) Date of filing: August 16, 1984
 - (72) Inventor: Toshiyuki MISAWA

c/o SUWA SEIKOSHA Co., Ltd.

20 3-3-5, Yamato, Suwa-shi

(71) Applicant: SUWA SEIKOSHA Co., Ltd.

2-4-1, Nishi Shinjyuku, Shinjyuku-ku, Tokyo

(74) Representative: Patent Attorney:

Tsutomu MOGAMI

25

Specification

1. Title of the Invention

DRIVER BUILT-IN ACTIVE MATRIX PANEL

30

35

2. Scope of Claim

A driver built-in active matrix panel comprising a pixel portion constituted by a thin film transistor arranged in matrix, and a driver portion constituted by a thin film transistor,

characterized by having a data line driver including a means for generating N

sampling pulses that are set and reset by an output signal of a shift register having a smaller number of stages than the number of the data lines N and a plurality of external clock signals having different phases.

3. Detailed Description of the Invention

(Industrial field of the Invention)

The invention relates to a driver built-in active matrix panel constituted by thin film transistors (hereinafter abbreviated as TFTs).

10 (Prior Art)

5

15

20

25

A prototype active matrix panel including switching TFTs that are arranged in matrix over a transparent substrate and formed by using a thin film layer of polycrystalline silicon or amorphous silicon has been widely successful, and liquid crystal televisions using the active matrix panel have been produced in large quantities and commercialized. There is also an attempt to form a scan line or data line driver over the same transparent substrate as the switching TFTs arranged in matrix, which has already been achieved and disclosed (Y. Oana SID84DIGEST, p.312, S. Morozumi, et al SID84DIGEST, p.316).

FIG. 1 shows a structure of a conventional driver, in particular a data line driver included in an active matrix panel. Data lines 111, 112, ... are connected to analog switches 106, 107, ... respectively, and the analog switches are turned on/off by an output signal of shift registers 101, 102, ... respectively. In FIG. 1, reference numeral 121 denotes a video signal line and 122 denotes a scan line. According to such a structure of the data line driver, the shift registers have to operate at the same frequency as the sampling frequency of a video signal, and high speed operation is thus required. In general, however, the on resistance of a TFT is high, therefore, the TFT cannot operate at as high a speed as a single crystal silicon MOSFET. Accordingly, the conventional driver built-in active matrix panel has a limit to the sampling frequency of a video signal because of the TFT characteristics, leading to limited high definition.

(Purpose of the Invention)

It is an object of the invention to solve the aforementioned problems of the prior art and to achieve a driver built-in active matrix panel capable of sampling a video signal at a high frequency and displaying high quality images.

30

(Constitution of the Invention)

According to the invention, an active matrix panel having N data lines is driven by an output signal of an N/K-stage shift register included in the active matrix panel and at least K external clock signals.

5

10

15

20

25

30

35

(Embodiment)

The invention is hereinafter described in detail by way of Embodiment.

FIG. 2 is a block diagram showing the general idea of the invention. In FIG. 2, a data line driver is constituted by shift registers 201 to 203, sampling pulse generator circuits 204 to 206, clock signal lines for resetting 207 to 209, a video signal line 210, and analog switches for sampling and holding 211 to 219. On the other hand, a scan line driver is constituted by shift registers 229 to 231. Reference numerals 220 to 228 denote data lines, 232 to 234 denote scan lines, and 235, 236, 237 and the like denote pixels. Shown in FIG. 2 is an example in which N data lines are driven by N/3-stage shift register and sampling pulse generator circuit.

FIG. 3 shows a specific embodiment of the invention. Shown in this embodiment is also an example in which N data lines are driven by an N/3-stage shift register. In FIG. 3, reference numeral 301 denotes a shift register, an output terminal of which is connected to the gates of P-type TFTs 302, 303 and 304, and the gates of N-type TFTs 305, 307 and 309. Clock signal lines for resetting 314, 315 and 316 are connected to the gates of N-type TFTs 306, 308 and 310 respectively. The TFTs 302 to 310 constitute a sampling pulse generator circuit, output terminals 317, 318 and 319 of which are connected to control terminals of analog switches for sampling and holding 311, 312 and 313 respectively. Reference numerals 320 and 321 denote a positive power source and a negative power source of the sampling pulse generator circuit respectively, and 322 denotes a video signal line. FIG. 4 shows an operation of the embodiment shown in FIG. 3. FIG. 4 is a timing chart in which reference numeral 401 denotes a transfer clock of the shift register 301, 405 denotes transfer data of the shift register 301, 402, 403 and 404 denote clock signals for resetting transferred from 314, 315 and 316 of FIG. 3 respectively, and 406, 407 and 408 denote sampling pulses outputted to the terminals 317, 318 and 319 in FIG. 3 respectively. First, in a falling edge 409 of the shift register output, the P-type TFTs 302 to 304 are turned on whereas the N-type TFTs 305, 307 and 309 are turned off. According to this, the sampling pulses 406, 407 and 408 are set to a high level. Next, in a falling edge 410 of the shift register output, the TFTs 302, 303 and 304 are turned off whereas the TFTs 305, 307

and 309 are turned on. Then, the TFTs 306, 308 and 310 are turned on in rising edges of the clock signals for resetting 402, 403 and 404 respectively, and thereby the sampling pulses 406, 407 and 408 are sequentially set to a low level at timings 410, 411 and 412 respectively. When the analog switches 311, 312 and 313 are constituted so as to be turned on when the sampling pulse is high and turned off when the sampling pulse is low, a video signal can be sampled and held at the timings 410, 411, 412, 413, 414, As set forth above, according to the invention, N data lines can be driven by an N/K-stage shift register. It is to be noted that K is the number of outputs of one sampling pulse generator circuit.

In the aforementioned embodiment, as shown in FIG. 4, the sampling pulses 406, 407 and 408 have different pulse widths T. In the case of the on resistance of the analog switch constituted by TFTs being not sufficiently low, the active matrix panel may have display variations due to differences in pulse widths of the sampling pulses.

FIG. 5 shows an embodiment in which all sampling pulses have the same pulse This embodiment has a structure in which P-type transistors 501, 502 and 503 are added to the sampling pulse generator circuit shown in FIG. 3. Portions that are identical to those in FIG. 3 are denoted by the same reference numerals in FIG. 5. FIG. 6 shows an operation of the embodiment shown in FIG. 5. In FIG. 6, reference numerals 401 to 405 denote the same portions as 401 to 405 in FIG. 4. Reference numerals 601, 602 and 603 denote timings of the sampling pulses outputted to the terminals 317, 318 and 319 in FIG. 5 respectively. During a period in which a low signal is outputted to an output terminal 323 of the shift register 301 in FIG. 5, the clock signals 404, 402 and 403 applied to the gates of the P-type TFTs 501, 502 and 503 are sequentially set to low level at timings 604, 605 and 606 in FIG. 6. According to this, the sampling pulses 601, 602 and 603 are set to a high level. Subsequently, after the output terminal 323 of the shift register 301 changes from a low level to a high level, the clock signals 402, 403 and 404 applied to the gates of the N-type TFTs 306, 308 and 310 are sequentially set to a low level at timings 607, 608 and 609 in FIG. 6. According to this, the sampling pulses 601, 602 and 603 are reset to a low level. The same operation is performed in all bits of the shift register, and thereby video signals can be sampled and held by the sampling pulses having the same pulse width T.

(Effect of the Invention)

(,

5

10

15

20

25

30

35

As described in Prior Art, a TFT formed of polycrystalline silicon, amorphous silicon or the like is inferior in characteristics to a single crystal silicon FET, and in

particular, it has a high on resistance. Therefore, a shift register included in a thin film active matrix panel has a limit to the operating speed. The invention provides a means for driving N data lines by using an N/K-stage shift register and K sampling pulse generator circuits provided for each stage of the shift register. Accordingly, operating speed required for the shift register can be lowered to 1/K of the conventional one.

Furthermore, according to the invention, the number of stages of the shift register can be reduced to 1/K of the conventional one, and the sampling pulse generator circuit including three or four TFTs in each stage is used instead as shown in FIG. 3 and FIG. 5. Thus, the number of TFTs constituting the driver is reduced as a whole, resulting in a smaller area occupied by the driver, an improved yield, and a lower power consumption.

According to the invention, the driver built-in active matrix panel is drastically improved as set forth above.

15 4. Brief Description of the Drawings

5

10

- FIG. 1 shows a prior art.
- FIG. 2 is a block diagram showing an embodiment of the invention.
- FIG. 3 shows an embodiment of the invention.
- FIG. 4 shows an operation of FIG. 3.
- FIG. 5 shows another embodiment of the invention.
 - FIG. 6 shows an operation of FIG. 5.

DIALOG(R)File 352:Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

004600625

WPI Acc No: 1986-103969/198616

Driver built-in active matrix panel - has data wire driver with sampling pulses generator NoAbstract Dwg 3/6

Patent Assignee: SUWA SEIKOSHA KK (SUWA) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 61048893 A 19860310 198616 B

Priority Applications (No Type Date): JP 84170917 A 19840816

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 61048893 A 7

Title Terms: DRIVE; BUILD; ACTIVE; MATRIX; PANEL; DATA; WIRE; DRIVE;

SAMPLE

; PULSE; GENERATOR; NOABSTRACT

Derwent Class: P81; P85; T04; U14

International Patent Class (Additional): G02F-001/13; G09F-009/30;

G09G-003/36; H01L-027/12; H01L-029/78

File Segment: EPI; EngPI

⑲ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 昭61 - 48893

@Int_Cl_4	識別記号	厅内整理番号		❸公開	昭和61年(19	86) 3月10日
G 09 G 3/36 G 02 F 1/133 G 09 F 9/30 H 01 L 27/12 29/78	1 2 9	7436-5C 7348-2H 6615-5C 7514-5F 8422-5F	審査請求	未請求	発明の数 1	(全 5頁)

図発明の名称

ドライバー内蔵アクテイブマトリクスパネル

②特 願 昭59-170917

29出 願 昭59(1984)8月16日

砂発 明 者 三 澤 利 之

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都新宿区西新宿2丁目4番1号

砂代 理 人 弁理士 最 上 務

明 和 🔠

L発明の名称

ドライバー内 酸 アクティ ブマト リクスパネ ル

2 特許翻求の範囲

3.発明の詳細な説明

〔技術分野〕

本発明は、遊膜トランジスタ(以下、エヌエと 略記する。)によって形成されたドライベー内蔵 アクティブマトリクスパネルに関する。

〔従来技術〕

透明基板上に、多結晶シリコン又はアモルファスシリコンの超級商によってスイッチング用のエヌエマトリクスを形成したアクティブマトリクスパキルの試作が各所で成功を収め、アクティブマトリクスパキルを用いた液晶テレビが量産されて商品ではなったが形成されているのと同一の透明基板上に、定益級もしくはデータ級のドライパーを形成する試みも成されており、その成果は既に発表されている。(Y.Oana SID84DIGEST、P.312、S.Morozumi.et al SID84DIGEST、P.516)

アクティブマトリクスパネルに内殺されている 従来のドライバー、特にデータ級ドライバーは新

(目的)

本発明の目的は、上述の従来技術の欠点を解決し、高い周波数でビデオ信号のサンプリングを行うことが可能な高表示品質のドライベー内線アク

般、252乃至254は走査線、255,236 ,237等は國家である。第2図は、B本のデータ級を^N及のシフトレジスタとサンプリングパルス生成回路とで駆動する例である。

第3図に、本発明の具体的な実施例を示す。本 実施例もN本のデータ級をNRのシフトレジスタ で彫動する例である。同図において、301はシ フトレジスタであり、その出力端子はP型エアエ 3 0 2 , 3 0 3 , 3 0 4 及び N 型 T F T 3 0 5 ; 307,509のゲートに接続され、リセット用 のクロック信号級314。515。316はそれ ぞれ N 型 T F T 3 O 6 , 3 O 8 , 5 1 O の ゲート に接続される。 T B T 3 0 2 乃至 5 1 0 によって **協成されたサンプリングパルス生成回路の出力端** 子517,518.519はそれぞれサンブルホ ールド用アナログスイッチ311,512,51 3 の制御始子に接続される。また、5 2 0 . 5 2 1はそれぞれサンプリングパルス生成回路の正覧 放、負電源、 5 2 2 は、ビデオ信号級である。 斑 4 凶は、数 3 図の実施所の作用を説明するための

ティブマトリクスパネルを契現することにある。 (概要)

本発明は、N本のデータ級を有するアクティブマトリクスパネルを、該アクティブマトリクスパネルを、該アクティブマトリクスパネルに内設されたNEQのシフトレジスタの出力信号と少なくともE個の外部クロック信号とで駆動するような報成としたところにその骨子がある。
【実施例】

以下、実施例に基づいて本発明を詳細に説明する。

第2回は、本発明の主旨を説明するためのプロック図である。同図において、2017万至205はシフトレジスタ、204万至206はサンプリングベルス生成回路、207万至209はリサット用のクロック信号級、210はビデオ信号アナックによってあり、以上のプロックによってデータ級ドライバーを構成するシファータスタである。また、220万至228はデータ

因である。毎4図において、401はシフトレジ スタ301の転送クロック、40.5 はシフトレジ スタ301の転送データ、402,403,40 4 はそれぞれ飾る図314,315,316によ り伝送されるリセット用クロック信号、406。 407,408はそれぞれ第3図の端子317。 5 1 8 。 5.1 9 に出力されるサンプリングパルス のタイミング図である。まず、シフトレジスタ出 力の立下り時点409において、P型TBT30 2 乃至 3 C 4 がオンし N 型 T F T 3 O 5 。 3 O 7 , 3 0 9 か 0 ヲ ヲ することによりサンプリングバ ルス406、407、408はハイレベルにセッ トされる。次に、410の時点でシフトレジスタ 出力が立下ってエヌエ302,305,304が OFFL, TFT505, 507, 509 #0 N に伝ずると、リセット用クロック402,403 . 4 0 4 の立上りでそれぞれ T B T 5 0 6 . 3 0 8 , 5 1 0 *M* 0 N するととによってサンプリング パルス406,407,408が、410.41 1,412のタイミングで履次ローレベルにりゃ

割述の実施例は、第4図406、407、40 8に示される様にサンプリングパルスのパルス個 Tが異なっている。TBTによって彻底された T ナログスイッチのオン抵抗が十分に低くない場合 には、サンブリングパルスのパルス網の相違によってアクティブマトリクスパネルに表示ムラの生 ずる可能性がある。

サンプリングパルスのパルス幅をすべて等しく する実施例を第 5 図に示す。 該実 施例は、第 3 図 に示す実施例において、サンブリングパルス生成

08,310のゲートに印加されているクロック 個号402,403,404が順次立ち下がるこ とによってサンブリングパルス601,602, 605はローレベルにリセットされる。シフナレ シスタのすべてのピットにおいて同様の動作が行 なわれることにより等しいパルス幅でのサンブリ ングパルスによってピデオ信号のサンブルホール ドが行なわれる。

〔 効果 〕

回路にP辿トランジスタ501。502。503 を付加した報道を有する。第5回において、第3 図と同一の符号は第3図にて説明したのと同一の ものを意味する。弱る図は、第5図に示した実施 例の作用を脱明するための図である。同図におい て、符号401万至405は第4図における40 1 乃至 4 0 5 と同一のものを意味する。また、6 0 1 . 6 0 2 . 6 0 3 はそれぞれ 毎 5 図の端子 3 17.518.519位おけるサンプリングパル スのタイミング図である。第5図において、シフ トレジスタ301の出力増子323にローレペル が出力されている期間において、無る図る04。 605, 606の時点で、P型TFT501,5 0 2 , 5 0 3 のゲートに印加されているクロック 信号404,402,403が順次立ち下がると とによりサンプリングパルス601,602,6 Ο 3 がハイレベルにセットされる。次にシフトレ ジスタ 5 0 1 の出力端子 5 2 3 がローレベルから ハイレベルに立ち上がった後に、第6図607。 608,609の時点で、N型TFT306,3


更に、本名明によるとシフトレジスタの段数が 従来の 1 で 次み、代わりに第 5 図・第 5 図に示し た様な、 1 段当り T P T 5 ~ 4 個で構成されるサ ンプリングパルス生成回路が用いられるため、全 体としてドライベーを構成する T P T の個数が減 少する。 従って、ドライベー部分の占有面積が減 り、 製造歩留りが向上し、更に、消費電力が低減 される。

本発明によると、ドライパー内政アクティブマ トリクスパネルに、以上述べたごとき著しい効果 がもたらされる。

4.図面の簡単な説明

第 1 図は、従来技術を説明するための図。 第 2 図は、本発明の実施例のプロック図。 第 3 図は、本発明の実施例を示す図。 第 4 図は、第 3 図の作用を説明するための図。 第 5 図は、本発明のもう一つの実施例を示す図

館6図は、第5図の作用を説明するための図。



第 1 図

